2SK2145のペア特性を検証してみる。 予想以上に良い面があることが判った
2SK2145 JFET のペア特性がどの程度なのか検証してみました。
こちらは、DCアンプ化した差動アンプの初段に2SK2145を組み込んで電源をONした瞬間の出力の電圧を測ったものです。(リレーONのタイミングではなく、電源ONのタイミングで、出力段の出力そのものを見てます)
電圧レンジは、100mV div
ちりちりとノイズが乗っているのは無視してください。このオシロ、何もプローブに繋がなくても、この時間レンジだとノイズが見えます。
ごらんのように、電源投入の瞬間から20mVほどしかDCオフセットが発生していません。
そして、その後も殆ど電圧がずれません。 (±5mVのふらつき程度)
このアンプはゲインを約20倍としてありますので、VGSのズレは1mVほどということになります。
JFETのバラつきは、IDSSで測定するのが一般的です。
ランクもIDSSで分けてあります。 例えば、IDSSが1.2~3.0mA がY。 2.6~6.5mAがGR。 6.0~14.0mAがBL。 という具合にです。
この図の右側いっぱいの部分に注目してください。 ゲートとソースを直結し、いわゆるゼロバイアスでVDSに10Vかけたときに流れるドレイン電流が右端になります。これがIDSSの数値になります。
IDSSが1mAちがうと、ドレイン電流1mA流した場合、VGSがおおよそ100mV差がでることがわかります。
その1/10(0.1mAの差)だと、VGSがおおよそ10mVの差となります。
1/100(0.01mAの差)なら、 VGSがおおよそ1mVの差と推測できます。
つまり、2SK2145のVGSが1mVしか差がないということは、IDSSの差は0.01mAくらいと推測できます。 この図の線の太さほどにも違いがないくらいぴたりとペア特性が揃っていることになります。
沢山FETを買って選別を行なった場合でも、IDSSの差は0.1~0.05mAくらいにするのが限度でしょうから、もっとペア特性が良いということがわかります。
さて、次に電源のOFFのタイミングの電圧波形です。
レンジが100mV divのままだと振り切れてしまいましたが、ピーク部で約800mVでした。
意外にも電源ON/OFF時のポップノイズが少ないことが判りました。 このくらいのポップノイズならスピーカーを傷めてしまうことがないレベルと思います。 これもDual FETのペア特性が揃っている恩恵なのかもしれません。 (差動2段アンプ構成だから、根本的に差動バランスが崩れにくい面も含めて)
まあ、実際には、故障時の保護などの役目もあるので、出力リレーなどのプロテクタ回路はあった方が良いのは確かです。
最後に、
ペア特性がとても揃っていることが判ったのにも関わらず、DCオフセット調整ボリュームをつけてみました。
結果、当然ですが、DCオフセットは「ゼロ」に調整できます。 フラツキで±5mVくらいはゆっくりと揺れますが、気にする必要はありません。
2SK2145のペア特性がどこまでずれたものが存在するかは、まだ何ともいえませんが、念のためDCオフセットを調整できる回路を搭載とすることで対処したいと思います。
一般には、パワーアンプのDC漏れは0.5V以下なら問題は起こらないとされています。 100mV以下なら、リレーON/OFFのタイミングのポップノイズもあまり聞えない程度となります。 30年くらい前のオーディオは、ボコンというポップノイズがでるのは普通のことでしたが、1980年代後半あたりから、対策されることが多くなり、いつしかポップノイズレスが当たり前になりましたね。 日本の製品ではラジカセですらポップノイズが皆無になっていました。
ですが、iPodやiPod touchを始め、2000~2005年くらいのMP3プレーヤーなど、盛大にポップノイズを出していたのは、記憶に新しいところだと思います。 気にする人種と、気にしない人達がいるという程度の問題なのかもしれません。
にほんブログ村
ブログランキングに参加中です。 めざせ1位!
もしよろしければ「ぽちっと」お願いします。
« Dual FETのメリットとは | トップページ | 工房Emerge+ さんのアクリルBOX 「Sabreberry+専用ProjectBox」を組み立ててみました。 »
「電子回路」カテゴリの記事
- バランス入出力アンプの検証(2023.03.25)
- 2023年 生産中のコンプリメンタリで使用可能なパワーMOSFETとドライバ段(2023.03.03)
- バランス入出力のアンプ部を実験してみることに(2023.02.24)
- MUSES03を久しぶりに検索してみたらニセモノが沢山(2023.01.21)
- やっと方針が決まった 完全バランス回路(2023.01.08)
コメント
« Dual FETのメリットとは | トップページ | 工房Emerge+ さんのアクリルBOX 「Sabreberry+専用ProjectBox」を組み立ててみました。 »
いつも丁寧な解説、ありがとうございます。
Dual Trについて、歴史も含め、これだけ詳細に検証・考察された記事は、他に見たことがありません。
今回ご報告いただいた2SK2145の優れたペア特性から判断するに、恐らく、拡散処理したFETを真ん中で絶縁処理したものではないかと推測されます。ソースが共通というのも、その製法から必然的にそうなったのでは?
このFETの製造販売が続くのであれば、当面、自作は大丈夫そうですね(東芝の例の問題が影響しなければですが^^;)。あとは、実際の音質を是非聞いてみたくなりました。^^
興味深い記事、ありがとうございます。
投稿: kontiki | 2015年10月10日 (土) 21時11分
kontiki さん
東芝が内部構造を公表していないので、どのような処理で製造しているのかは、何ともわかりませんが、特製が優れていることは判りました。
https://nw-electric.way-nifty.com/blog/2015/10/jfet-0660.html#comment-133944422
このような情報もありますので、個別で選別している可能性もあります。
レーザトリミングなどしていない一般のOPAMPがDCオフセットが一定の値に収まっているのは、隣接したTRの特製がそろっているからという理由があげられますので、やはり隣同士のチップというのがもっともらしいとは思います。
音の方は、なるほど、これを残した理由が分かる、という感じです。 どこかのメーカーで、2SK2145を大量に使い続けているのかもしれないです。
投稿: たかじん | 2015年10月12日 (月) 11時59分
2SK2145は共通ソースですが、DCオフセット調整の可変抵抗はどの位置に挿入されているのでしょうか。通常はソース側に100Ω程度の可変抵抗を挟むと思いますが、共通ソースなので悩んでいまして…。
質問のみですいません、お手すきの際にお答え頂ければと思います。
投稿: なまけもの | 2018年6月28日 (木) 17時47分
なまけものさん
ソース側で調整できないときは、ドレイン側で調整します。
1回路入りオペアンプでは定番のオフセット調整回路方式です。
NE5534など等価回路が載っているデータシートを見ると分かりやすいです。
投稿: たかじん | 2018年6月29日 (金) 08時02分
たかじんさん、ためになるお話ありがとうございます。
これ↓のTr1、Tr2とVR1みたいな感じでしょうか。
http://toragi.cqpub.co.jp/Portals/0/backnumber/2006/11/p240-241.pdf
投稿: 天 麩羅夫 | 2018年6月29日 (金) 21時09分
天 麩羅夫さん
遠坂さんの回路はちょっと独特ですね。 出力段のコレクタの抵抗なども。。
1回路入りOPAMPの等価回路例のとおり、可変抵抗にはなるべく電流を流さない設計をするのが通常です。そうしないと寿命が短くなってしまうからです。
https://nw-electric.way-nifty.com/blog/vfa01.htm
こちらのページの中段の回路図がこの記事の回路の完成版です。
初段負荷抵抗の数十分の1程度の電流を流してオフセットを調整します。抵抗値としては負荷抵抗の10~100倍の値=50k~100kΩを使用します。
ソース側(エミッタ側)に半固定抵抗を入れる場合でも、固定抵抗をパラって可変抵抗に流れる電流を下げるのが市場で問題を起こさない設計です。
数千~数万台くらい市場に出回ると2年後、3年後に痛い目にあってしまいます。
ただ、意図的なS○NYタイマー???を仕込むならいいのかもしれません。
火を吹かずに静かに動作しなくなるのがベストですから(笑
投稿: たかじん | 2018年6月29日 (金) 22時04分
あっ 遠坂さんの記事はSPICEシミュレータの話だったのですね。
表題を見落としてしまいました。
シミュレータでは、どんな設計をしても寿命に関係ないので問題ありません。 失礼しました。
投稿: たかじん | 2018年6月29日 (金) 22時15分
(笑) 商品開発してないと部品の寿命には思い至らないこともありますね。 とは言え、可変抵抗器に電流を多く流す度胸は…流れてるかも…大体は数十mA付近と思ってますが。
自作ブログでも前に使ったヤツを流用したら壊れてて調整できないって話を何度か読んだことがあります。 そういう原因かどうかわかりませんが。
投稿: 天 麩羅夫 | 2018年6月30日 (土) 01時42分
天 麩羅夫 さん
可変抵抗の全抵抗部分には許容損失の1/5くらいまでは、大丈夫だと思います。 ただ、摺動子には電流を流さないことですね。 どうしてもという時は、最大で1mAくらいに抑えておくのと、電流の方向に気をつけてます。
https://nw-electric.way-nifty.com/blog/2012/09/post-a7a9.html
むかし、こんな記事を書いていました。
投稿: たかじん | 2018年7月 1日 (日) 09時22分