Select Your Language

免責事項

  • 本サイトの情報の利用、内容、サービスによって、利用者にいかなる損害、被害が生じても、著者は一切の責任を負いません。ユーザーご自身の責任においてご利用いただきますようお願いいたします。

    本サイトで頒布している基板およびキットは、技術者、またはそれに準ずる電気的知識をお持ちの電子工作ファンの方のためのものです。 一般のオーディオファンの方のためのものではありません。
    また、頒布基板およびキットは、いかなる条件でも動作を保証するものではございませんので、あらかじめご了承ください。

    電子工作では、火傷、感電、火災などの可能性があります。 十分に注意をして作業して下さい。

    営利目的のご使用は認めておりません。  記事の転載や、基板・キットの商用利用の方は、ご連絡ください。
    学生やサークルの学習目的でまとめてご購入する場合は特別なコースをご用意させていただきます。

スポンサー

« ブログのなまえ | トップページ | ハイレゾ音源に思うこと »

2013年11月 5日 (火)

ESS社 ES9018 32bit DACについて

先日の調査でわかったのですが、ESS社のES9018が飛びぬけて性能が良いです。

特徴を下記にまとめてみました。

Es9018aaa
 

 
ES9018の内部ブロック図

Es9018a

 

■SPDIFデコーダ

なんと、プリアンブル検出によるクロック生成(PLL)を使わず、波形整形しJitterの影響を断ち切るという、新タイプのデコーダーです。
後段のASRCやDPLLと密接な関係(仕組み)があり、ここでマスタークロックを無理に生成する必要がないということでしょうか。 後述するDPLLのバンド幅を狭くしてもSPDIF入力ならロックするということから、他の入力フォーマットより条件がいいのかもしれません。 ESS社のDACは、このSPDIFデコーダ(DAI)が内蔵されているのが特徴のひとつで、SPDIF入力では他社を圧倒する高音質が得られるという話があるようです。

 

■Jitter Reduction回路

DPLLによって入力のジッターを吸収する機構です。 面白いのは信号の入力部でジッターを抑制するのではなく、OSDF(オーバーサンプリングデジタルフィルタ)後に挿入されている点です。 より高クロックの部分でDAコンバータの直前に入れるという考えは、他社にはない特徴と思います。 
設定項目でJitter Reductionをディセーブルにしても、後述するASRCでDPLLを使用していますので、このDPLLが止まる訳ではないようです。 また、このJitter Reductionをイネーブルすると、なぜか音質的には悪化するというとも言われています。

 

■ASRC回路

このASRCが少々クセ者のようです。 しかもバイパスする事ができません。
DPLLのバンド幅(bandwidth)設定をno bandwidthに設定すると、マスタークロックをI2SのMCKと同じものをパラで入力したとしても、一定時間で音飛びが発生してしまうらしいです。(音質は最高になる)
したがって、ASRCの悪さをなるべく受けないようにマスタークロックを100MHzの制限ギリギリまで上げて、DPLLのバンド幅をなるべく狭くするようにセッティングするのが良いとされています。 ただし、サンプリング周波数の高いI2S信号(96kHzやそれ以上)を入力するとスグに音飛びが発生し、少しバンド幅を広げなければならないなど神経質な一面があります。 
マニアックな自作ユーザの中では、この設定をいじって如何に高音質に再生するかが腕の見せ所となっていて、楽しさを倍増させているようです。

Es001

メーカーでは、音飛びの安全性・マージン確保の観点からMed-Low設定を選択していることが多いとか。  音が飛ぶというのは製品としては不良扱いですから仕方がないことだと思います。

 

■DAC出力回路

これも他社のDAC-ICにみられない特徴です。 なんと電流でも電圧でも出力可能です。 このDACの内部構造は64個のトーテムポールに高抵抗(50kΩ)で出力。 それを合成しているようです。 電流出力設定であっても内部OPAMPが使われているものと推測します。 バッファつきモデルはES9023で、明確に仕様を書いてますから、ES9018の出力はバッファなしと思われます。
出力を電流/電圧と切り替えるのではなく、受け側のインピーダンスがロー受けなら電流出力、ハイ受けなら電圧出力としているようです。 多チャンネルをMIXする2chモード及び、モノラルモード時は、ロー受けで単純電流加算とした方が歪率的には有利と思われます。 そのとき、電圧は3.3Vの半分、つまり1.65Vを中心に受けてあげるのがベストです。  ただ、みなさんの音質評価を見る限り、ハイ受けの電圧出力も魅力的な音を出しているようです。

 

■デジタルボリューム

これは他社にもありますが、-135dBくらいのノイズフロアに到達するまでの減衰量(例では-35dB)では、あたかもアナログボリュームのような特性を示すそうです。 内部処理を全て32bitで行なっているのと、DACのノイズフロアが極めて低いからできる芸当ということらしいです。 

Es9018aab

 

とは言っても、デジタルボリュームで数dBでも減衰させると音の方には影響がでてしまうという話もあります。 計測上では似たようなスペクトルに(画面上で)見えても、耳では感じることができるというのは不思議なものです。 やっぱり敏感なんですね、人の耳って。 計測器が完璧じゃないとも言えるのかもしれません。  どうでもイイことですがAudio Precisionのアナライザって高いっす。

 

 

 

 

音質は、web上で語られている皆さんの感想では、とてもキレイな音で繊細、かつ、爽やか。 他のDACとは全く違う音がするという意見が多いようです。 32bitだからという訳ではなく、ESS社の多岐にわたる独自技術の成果だと思います。 

Es9018aac 

これは推測ですが、異様なSNRの高さと、音質的な意見から高次のΔΣ変調を、非常に高い周波数で動作させているのではと思います。 6bit PWM 5次ΔΣであるという情報もwebで見られますが、トーテムポールに50kΩつけて64個並べたものという話が有力なようです。 高次ΔΣ変調は、静特性を計測する上では非常に有効で、高いDNR/SNRと低いTHD値を叩き出すことが可能です。

 

色々参考にさせて頂いたサイト
http://www.teddigital.com/ES9008B_tech.htm

その他資料 (直リンク)
http://www.esstech.com/pdf/noise-shaping-sigma-delta.pdf
http://www.esstech.com/pdf/digital-vs-analog-volume-control.pdf
http://www.esstech.com/pdf/about-jitter.pdf

 

 

にほんブログ村 PC家電ブログ ピュアオーディオへブログ村に参加してみました 
他の方の記事も興味深いものがあります。




« ブログのなまえ | トップページ | ハイレゾ音源に思うこと »

DAコンバータ」カテゴリの記事

コメント

トーテムポールが64個という予想は
dustinさんがAVCCのノイズには非常に弱いと書いていたことと
データシートに出力インピーダンスが781.25Ωと書いてあり、
これを64倍するときりよく50kΩであるからそうではないかという考えです。

その781.25Ωがむき出しなので内臓オペアンプはないだろうという予想です。
まさか64*2*8個もオペアンプが内臓されていることはないでしょうし…

ところでESSの評価基板はレギュレータにAD797なんてものをボルテージフォロワにして使って
出力に2uFもの容量を負荷しているのですがなぜ安定なのでしょうか?
http://www.esstech.com/PDF/Sabre_8_2Channel_64PIN_V3_SCH.pdf

hen さん

内蔵オペアンプの存在は、電圧出力とすることができるからというのが理由です。
数量は8ch inv、non-inv合わせて16chですね。 電流出力時は、バイパスルートか
そのオペアンプで電流出力ですが、予想としてはオペアンプ使用じゃないかと
思います。 出力のリニアリティがとても良いからです。 
トーテムポールに抵抗ぶら下げて出力しているのであれば、高インピーダンスで
受けてあげないと盛大な3次歪が出ると思います。 
I/V変換の受け側はとてもインピーダンスが低いですからね。

電源にAD797というのズルイ。 そこに数字マジックがあるようにも思います。
ある程度以上Cが大きくなると、それはそれで発振しにくくなります。 
三端子レギュレータと同じ原理です。 

ご返信ありがとうございます。

ES9018の電流出力は単に反転入力で受けるからそう呼んでいるだけで
むしろ電流受けと呼ぶべきなんだと思います。
レジスタで設定するとかではないのでバイパスルートではないはずです。
3次ひずみが出るというのは、FETのオン抵抗が原因ですか?

>電源にAD797というのズルイ。 そこに数字マジックがあるようにも思います。
トーテムポールだと、電源ノイズはAM変調されて出てくることになるのでしょうか。
この構造だと-120dB@0dBのひずみ率を得るにはそこらの低雑音レギュレータではだめなのかもしれませんね。

>ある程度以上Cが大きくなると、それはそれで発振しにくくなります。 三端子レギュレータと同じ原理です。
電解コンデンサのESRを利用した補償ならわかるのですが、
セラミックやフィルムでもそのような方法があるのですか?
それとももっと別の作用によるのですか?

henさん

あれ? 電流出力と電圧出力が切替えられる訳ではないんですね・・・
確かに、レジスタが見つかりませんでした。
オペアンプの出力にシリーズに抵抗が入っているのかもしれませんね。

3次歪は、ご想像の通りFETやTRは沢山電流を流すと非直線成分が出ます。
これが上下にあるので2次よりは3次が主になります。 50kという高抵抗が
あるので、電流自体は小さいですから歪は出にくいとは思いますが、それでも
-120dBという数値を達成するには十分な影響力があると思われます。

レギュレータもリファレンス電圧源を内蔵したオペアンプみたいなものですから
大雑把にいうと同じです。 C負荷がかかると高域の位相が遅れてきてフィードバック
した時に高域が正帰還となり発振します。 ところが、Cをもっと大きくすると
高域ゲインが下がり、発振できるだけのゲインがなくなって発振しなくなります。
あとはAD797がC負荷に強い可能性もありますね。

>3次歪は、ご想像の通りFETやTRは沢山電流を流すと非直線成分が出ます。
やはりそうなのですか。
しかし電流モードなら出力ピンの電位は一定になるので
FETの片端にも信号電圧が現れないので
内臓オペアンプがなくても低ひずみにできるのではないでしょうか?

電圧モードだと、たかじんさんの仰るとおり50kΩとオン抵抗で分圧された振幅が現れて3次ひずみの原因になりそうに思われます。
また、無限大のインピーダンスで受けたとしても64個のトーテムポールがすべてHやLということはなく結局いくらか信号電流は流れるので
どうしても電流モードのほうが低ひずみになるのではないかと思います。
それでも驚きの-108dBですが…
電圧モードはオペアンプに入力される前にフィルタが入れられるのがいい点ですね。

hen さん

>電流モードなら出力ピンの電位は一定になるので
ですね。 そのため出力の振幅により、流れる電流が変わりますよね。
基準を電源のセンター電位として、そこから離れれば、電流が流れてその分歪が出る。

逆に、ハイインピーダンスで受ければ、信号が振幅しても電流はごく僅かしか流れず、
内部デバイス(MOSFET)の非直線ひずみの発生を最小限に抑えられると
考えています。

内部で一旦、64個の高抵抗出力を合成するのにオペアンプを使って加算。
その部分がハイインピーダンス受け。 
そのOUTPUT端子にシリーズに抵抗(300~500Ωくらいか?)をいれておいて
DACの出力端子へ。
DAC-ICの外では、電流モード受けも電圧モード受けも可能になる。

なんて感じゃないでしょうか。  近年はCMOSオペアンプも性能は高いですし。

とは言っても、ESS社が内部回路を公開していないので推測に過ぎません。

>電圧モードはオペアンプに入力される前にフィルタが入れられるのがいい点ですね。
同感です。  パルス成分が残っていると厄介ですからね。 

>そのため出力の振幅により、流れる電流が変わりますよね。
>基準を電源のセンター電位として、そこから離れれば、電流が流れてその分歪が出る。
トーテムポール64個のうちのHとLの数が変化して出力振幅になりますが、
電流モードのとき各々のFETに流れる電流は
Hのとき(電源電圧-基準電圧)/(50k+オン抵抗H)
Lのとき基準電圧/(50k+オン抵抗L)
となって出力の振幅には影響を受けないと思います。

ハイインピーダンスで受けたときは
HとLが32個ずつのとき最大の電流で
HもしくはLが0のときは電流が流れないので、3次ひずみがあらわれるのでは。

henさん

そういえば、64個繋がっているんですよね。 ハイインピーダンス受けでも、
ローインピーダンス受けでも、結局は電流が流れますね。
NMOSとPMOSの特性も違うでしょうから、ハイインピーダンスで受けると、2次歪も
発生し、ローインピーダンスでVセンター基準で受けると、3次が主になるか
と思います。 総合的に電流が多くなるのは当然ローインピーダンス受け。
各素子の電流が安定しているのもローインピーダンス受けですね。

ESS式デルタシグマのIIRが入っているフィードバックが、どの部分から戻すかが
キーになると思いますが、64個を合成した部分からフィードバックしている
のかもしれませんね。 そうすることで非直線を補正できると思います。

ブロック図と違ってきますが。。。 いづれにしても情報公開していないので本当の
ところは分かりません。

たかじんさん
やっぱり材料が推測だけでは実がないですよね。
お付き合いありがとうございました。
PCM1794のプロジェクト再開を楽しみにしています。

henさん

色々、情報ありがとうございます。 総合的に考えると64個のトーテムポール+50k
抵抗出力なら内蔵オペアンプがなくても大丈夫そうですね。
さほどインピーダンスも高くないですから、DAC出力pinからIV変換回路までも
シビアにならずに済みそうですし、案外使いやすいのかもしれません。

ESSも秘密主義じゃなく、もう少しオープンにデーターを公表してほしいものです。
公開しちゃマズイことでもあるのでしょうかね~ 他社特許をこっそり使っているとか・・・

コメントを書く

(ウェブ上には掲載しません)

トラックバック

この記事のトラックバックURL:
http://app.cocolog-nifty.com/t/trackback/587107/58521094

この記事へのトラックバック一覧です: ESS社 ES9018 32bit DACについて:

« ブログのなまえ | トップページ | ハイレゾ音源に思うこと »

サイト内検索

Sponsors link

2018年8月
      1 2 3 4
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 20 21 22 23 24 25
26 27 28 29 30 31  
無料ブログはココログ