Select Your Language

免責事項

  • 本サイトの情報の利用、内容、サービスによって、利用者にいかなる損害、被害が生じても、著者は一切の責任を負いません。ユーザーご自身の責任においてご利用いただきますようお願いいたします。

    本サイトで頒布している基板およびキットは、技術者、またはそれに準ずる電気的知識をお持ちの電子工作ファンの方のためのものです。 一般のオーディオファンの方のためのものではありません。
    また、頒布基板およびキットは、いかなる条件でも動作を保証するものではございませんので、あらかじめご了承ください。

    電子工作では、火傷、感電、火災などの可能性があります。 十分に注意をして作業して下さい。

    営利目的のご使用は認めておりません。  記事の転載や、基板・キットの商用利用の方は、ご連絡ください。
    学生やサークルの学習目的でまとめてご購入する場合は特別なコースをご用意させていただきます。

スポンサー

« アップサンプリングの方法(2) | トップページ | 製作例 更新 »

2013年10月16日 (水)

アップサンプリングの方法(3)

サンプリングレートコンバーター(SRC)を使ったアップサンプリング

 

アップサンプリングの方法としてサンプリングレートコンバーター(SRC)を使う方法もあります。

SRCには、同期式と非同期式がありますが、現在の主流は同期式(ASRC)。

 

機器にはそれぞれクロック誤差があります。 入力と出力の間にクロック誤差があるとデータがこけるので、同期させてあげるか、何かしらの仕組みで吸収する必要があります。 クロック誤差を吸収できるのが非同期式サンプリングレートコンバータ、ASRC(asynchronous sample rate converter)です。 
 

ちなみに変換の特性は同期式SRCの方が優れています。 主に48kHzサンプリングで録音された素材を44.1kHzサンプリングに変換する場合などですが、現在、同期式変換はPCのソフトウェアで実現できてしてしまうため、ICや機器として活躍の場は限られています。


さてさて、同期式(ASRC)の方について、詳しくみていきましょう。
  

一旦、アナログ信号に変換して、クロックという概念を抹殺すると、こうなります。

Digifil11

入力のクロックがどうであれ、出力側は任意のクロックで動作できますね。

それをデジタル信号処理に置き換えたのがASRCの正体です。

Digifil10_3

  
信号はデジタルのままなのですが、入出力間で、なるべくアナログに近いような滑らかな信号(超ハイレートなサンプリング周波数)に置き換えているのがミソです。
 
まず、入力された信号は、入力側のクロックで8倍オーバーサンプリング処理をします。

そして、その値を元に更に補間して32倍のデータに変換します。 この時点で256倍オーバーサンプリングとなります。 ただし、FIRデジタルフィルタで綺麗な波形を生成しているのは8倍までです。 


次に、出力側のクロックに基いて、必要なサンプリング周波数のクロックで先の256倍された値のサンプルホールド値を拾ってきます。 近々の前後データ2点をまた直線補間してリサンプリングデータを生成します。 
 
このサンプルホールドでクロックが非同期な部分を吸収し、任意のサンプリング周波数へと変換しています。

 
上の8倍インターポーレーション+32倍直線補間の256倍オーバーサンプリングは一例です。 各社似たような技術で同様のことをやっているようですが、詳細はあまり公表されていません。 高速なままリサンプリングしてデシメーションフィルタにより間引きをするタイプもあるようです。 

 

また、もっと単純な演算にて、一気に256倍までオーバーサンプリングする方法や、タップ数の少ないFIRフィルタにより近似値を得る方法、64倍オーバーサンプリング程度のものなど、製品がターゲットにしているコストによって多少の違いがありますが、処理としては似たようなことをやっています。


Digifil09




その他に、入力と出力のクロックをみて、最適なFIRフィルタの係数が選択されるようになっています。
2倍アップサンプリングに適したフィルタ、48k->44.1k専用フィルタ、44.1k->32k専用フィルタなどなど、そのあたりは各社ノウハウがあるようです。


  ここまで、説明すると鋭い方は、察しがつくと思います。

入力側にジッターがある場合、そのジッターによる時間差を含んだ状態でデータが受け渡されます。  サンプルホールド値がひとつ前、ひとつ後のタイミングで読み出されることになるのです。 つまり、出力クロックに含まれるジッターが無くなったとしても、データそのものに影響が残っていてることになります。
怨霊のように乗移って来る。 怖いですねぇ。


簡単にいうと、非同期SRCを挿入することによって、ジッター問題が解決するわけでなないという事です。 そればかりか、ご覧のような演算の嵐で、直線補間や畳み込み演算まで登場しますから、データが乱れることになってしまいます。 結果に、音に何かしらのカラーレーションが乗るということになります。

例えば44.1kHz同士のサンプリング周波数で入出力を行い、どのくらいのデータが変化しているのか、ビットパーフェクトになるかどうか試してみると、このASRCの複雑な演算の行く末が垣間見えるかもしれません。 

 
 

■結論
 
整数倍にアップサンプリングするならオーバーサンプリングデジタルフィルタを使用する方が幸せになれる。 ということが言えます。  

ただし、知らないで過ごしている方が幸せなこともあるとは思います。  普通に考えると魔法のようなことが起こらないことは分かりますよね。 
 
 
 

ASRCが活躍する場面は、同期していない再生機器が複数あって同時に受け取らなけれならないデジタルミキサーの場合や、放送局などで受取側のクロックが固定されていて、外部通信などとシンクできない時などです。 一旦アナログに戻してADコンバートするよりもノイズの混入がなくて済むというメリットはとても大きく、他にとって代わるものがないです。
 
Digifil12

(※)SPDIFやAES/EBUによるデジタル信号の場合、再生側がマスターになり、受信側がPLLを使ってマスターへ同期しています。 業務機器では外部クロック入力を備えているものが多いですが、全てではありません。 
 
 


« アップサンプリングの方法(2) | トップページ | 製作例 更新 »

デジタルオーディオ技術」カテゴリの記事

コメント

>簡単にいうと、非同期SRCを挿入することによって、ジッター問題が解決するわけでなないという事です。

これは意外でした。
私はてっきり、ASRCを介することでジッターの影響を切ることができるとばかり思っていました。

たかじんさんの解説で理解が進みました。

mr_osaminさん

そう思ってしまいますよね。 原理を知れば、なんてことない仕組みです。
DA変換して、AD変換するのを、デジタルのまま演算で行なっているんですよね。
 
低歪に間引きするのはかなりのノウハウ・技術が必要でしょうけど。

たかじんさん、こんにちは
ちょっと質問なんですが
通常のオーバーサンプリングでもジッター抑制しない気がするので、そこまでではないと思うんですが…

サンプルホールドは非同期だと確かに何が起こるか分かりませんね。電源入れるたび違ったりするのかとか…
あと同期でも各チップのジッタトレランスによっては…

オーバーサンプリングデジタルフィルタには、特にジッターを抑制する効果は
ありません。 その代わりという訳ではありませんが、FIRフィルタの特性どおり
綺麗な演算結果が得られます。

近年のDAC-ICには8倍程度のオーバーサンプリングデジタルフィルタは内蔵さ
れていることが殆どですので、わざわざ歪が発生するASRCを外付けして192kHz
などへとアップコンバートする意味はない。 といいますか悪化するのでやめた方が
いいというだけです。

基本的には、ジッターを後から消すのではなく、最初から少ない状態を保つのが
正攻法だと思います。 アナログでのノイズも同様ですね。 まず最初に乗せない
工夫や努力をするべきです。

JVCのK2インターフェースという技術が20年以上昔に、今のジッタークリーナに
ちかいジッター抑制を行なっていました。   近いうちに紹介できればと思います。

たかじんさん、こんにちは。

最近こちらのBlogを見つけたのでだいぶ昔の記事へのコメントですみません。ちなみに私は自作でASRCを乗せたDACなどを作成したり測定もしているのですが、こちらの記事に何点か疑問点を感じたのでそれについて書きたいと思います。

1.ASRCの入力側にはマスタークロック(MCLK、SCK)は存在しない

提示されている図ではDACにクロック1を供給するように書かれていますが、対してASRCのICはMCLKを入力するようになっていません。BCK、LRCK、DATAの3つのみを入力し、クロック2側に同期するような動作となります。要するにASRCへ供給するクロックは出力同期用として1つのみです。したがって入力側のクロック1のジッターは音質への影響から除外されます。

2.ジッターの乗ったMCLKをそのままDACへ入力した場合と、ASRCを経由したDACの測定結果は異なる

こちらの測定データを見てください。
http://innocent-key.com/data/yohine/dac/jitter_measurement.html
ASRCを経由しない場合はJ-testの結果にジッターが観測されますが、ASRCを経由した場合ジッターの影響は測定で観測されません。もしたかじんさんの仮説通りであればASRCに入力した時点でのジッターはASRCの出力にも観測されるはずですが、現実にはそうはなっていません。特にCS8416のPDUR=0の設定時にはDAC出力にノイズフロアの上昇というわかりやすい結果になっていますが、ASRCを経由した場合にはそのような現象は起きていません。

合わせてこちらも御覧ください。
http://techon.nikkeibp.co.jp/article/LECTURE/20120319/209455/
>一般に各回路の動作に影響するのは、動作タイミングの基準としている立ち上がりクロックの周期ジッターである。立ち上がりクロックの周期ジッターが悪化しても、デジタル・フィルタはデジタル演算なので影響を受けない。ΔΣ変調器は、量子化ノイズが悪化し、帯域内ノイズ・フロア・レベルの上昇によってノイズ特性が劣化する。その結果、ダイナミック・レンジの特性にも悪影響を及ぼす。また、D-A変換部においては、主に直線性とTHD+Nの特性が悪化する。

とありますが、これは上の測定結果をよく説明しているように思います。通常デルタシグマ型DACで直接ジッターの影響を受けるのはMCLK、SCKです。検索するとそのような情報は測定値とセットで見つけることが出来ます。

3.ASRCで歪率、ノイズ特性は観測上劣化しない

ただしくは現在のDACの性能ではASRCによるTHD-Nの悪化は観測できないという意味です。ASRCのデータシートを見てください。-140dBのTHD+Nを達成したDACはまだないはずです。
http://www.cirrus.com/jp/pubs/proDatasheet/CS8421_F6.pdf
参考ですが当方の実績としてはPCM1792の自作DACにてTHD0.0005%まで測定しましたが、これはASRCを経由した測定結果です。ノイズフロアも測定限界まで低い状態のままですので測定上はほとんど影響がないと言えそうです。


最後にまとめますと、ジッターの乗ったマスタークロックをそのままDACへ入力した場合と比べてASRCを経由することで測定結果は改善しているように見えるという点は強調しておきたいと思います。もちろん入力信号BCK、LRCK、DATAにジッターが乗っていた場合、ASRCの出力データに何らかの影響を与えている可能性は否定できませんがその影響はMCLKに比べて小さいと思われます。

ただしASRCが実際の音質への影響が全くないと断言するつもりはありません。たとえビットパーフェクトであっても音が変わるのがオーディオです。しかし測定上の話に限定するならばASRCの劣化はほぼ観測できないというのが現実だと思います。

yohineさん

大変、参考になる資料ありがとうございます。

この記事は、アップサンプリングの手法について書いたもので、ジッターをリジェクションする目的というよりは、デジフィル(DAC内蔵or外付け)によるアップサンプリングとASRCを使ったアップサンプリングの違い、概念について説明しています。

確かにASRCのクロック入力はひとつですね。 概念図はアナログの場合と比較して書いていたのでそのようになってしまいました。 内部処理(手法)については、npc社の資料から抜粋していますから、私の仮説ではありません。 近年のASRCの手法はアナデバが多少は詳しく説明資料を出しています。 上のものとはちょっと違った構造をしています。
http://www.analog.com/static/imported-files/jp/data_sheets/AD1895_JP.pdf

ご紹介いただいた測定データは、DAIによるジッター発生の違いのように見えますね。 大抵のDAIは内部PLLでマスタークロックを生成していますので、そのPLL安定度(ジッター)の違いを計測しているように思います。 ASRC内蔵のCS8422は、素晴らしく優秀ですね。どういうアルゴリズムのASRCなのか、SPDIFの入力元にジッターが乗っている場合の応答はどうなのか知りたいです。

DAIで発生したジッターが乗ったままDACへ接続してDAC内部デジフィルで8倍にするより、CS8422で受信し、4倍OSした信号をDACに入れた方が良い可能性は高いですね。 単なるDAIもシーラス(元クリスタルセミコンダクタ社)は優秀で、カタログスペックの**psとかいうジッターの数値は他社に負けていても、出てくる音は安定感があって音が良かったですよね。 高級セパレートCDや業務用機器には必ずと言って良いほどCS8411/12が使われていました。
WM8805のようにカタログスペックが良くても、入力にジッターがあるとロックしなくなるのでは意味がないですから、信頼性についてもシーラスは第一級の設計思想があると思います。


>3.ASRCで歪率、ノイズ特性は観測上劣化しない
最大の論点はそこですね。

ジッターが乗っていない時に整数倍アップサンプリングすると、通常のデジフィルとどちらが有利か。
ジッターが乗っている時にアップサンプリングすると、どちらが良いか。
という話になってくると思います。

極端な例えですが、1kHzトーンが入った48kHzサンプリングのデータを48kHzからスイープして96kHzまで上がるとします。 ASRCを入れていないと、1kHzの再生音がスイープして2kHzまで上がります。レコードを倍速まで加速していくイメージです。(PCM56やTDA1543のようにDF無しで追従するタイプ)
ASRCが入っていると、常に1kHzのまま再生しますでしょうか?
DSPを使った(カラオケの)キーコントロールや、DAWのボーカルピッチ補正のようなイメージでしょうか。

べろべろに伸びたカセットテープのワウフラッターのようなイメージでもいいです。
ASRCがないと、そのままワウフラッターが聞こえる。
ASRCが入ると、動的にピッチ補正が入る?(=ピッチ補正されながら1kHzが再生できる)
それとも、ワウフラッターが入っていてクロックは一定なデータが生成される?
いやいや、伸びる前のテープの再生音が再現される?

このあたり、とても興味深いです。

伸びる前のテープの再生音がでたら革命ですね。 レコードに応用してもいいでしょう。 フォノイコライザーのすぐ後にAD->ASRC->DAでワウフラッター抹殺。 すぐに特許をとりましょう。


冗談は、さておいて、

>ASRCを経由することで測定結果は改善しているように見えるという点は強調
改善されたという事実は、とても有意義で信頼できるものと思います。 
最近ですと、ジッタークリーナのような安定度の高いPLL(DPLL)も有効な手段だと思いますし、色々なアプローチがあってよいんだと思っています。 
理論で攻めて、測定結果が高スペックを証明。 そして聴感上の音も良い。 そういう理想のものでありたいですね。
オーディオ用LANケーブル 1mで11万円とかいう広告をみるとがっくりきます。 

ラジオ技術で各社のASRCの解説を読んだことがあるのですがちんぷんかんぷんでした。
理屈はわからないのですが入出力のレート比を算出するのにサーボループがあるので周波数が十分高いジッタは除去できるそうです。
benchmarkはTIのSRC4192よりもAD1896のものがそのカットオフ周波数が低いためジッタ除去に有効だという理由でAD1896を採用したと書いてました。
http://www.benchmarkmedia.com/discuss/feedback/newsletter/2010/05/1/jitter-reduction-using-pll-and-asrc-devices

henさん

BCKなりMCKなり、ASRCを通すと、ASRCの2次側クロック精度までジッタは減りますね。

ですが、データが元のものと変わってしまいます。 同期していないクロック間ですから、仕方ないのですが、同一サンプリング周波数でも徐々にタイミングがずれていきます。 OSDFでFIR直線位相フィルタの場合、間引くと元の波形が完全に再現されますが、ASRCでは、元通りにはなりません。 

そしてhenさんが紹介してくれたAD1896のデータシートでも載っているのですが、一般のOSDFよりずっとフィルタタップ数が少ない事がわかります。 殆どのASRCではデジフィルのように帯域外除去のフィルタ特性がきっちりとは示されていません。 
henさんなら想像つくと思いますが、タップ数64程度のFIRでは、さほど減衰が高いものは実現できないのは明白です。


データが多少変わってもジッタをリジェクションすることに執着すると、ASRC。
ある程度ジッタを低減できればいいや = ジッタクリーナ。
そもそもジッタの発生が少ないI2S接続。
SPDIFでもジッターの影響を受けにくいESS社のDAC。


デジフィル特性の方も、スローロールオフとかMPフィルタ、ラックスのフルーエンシ、デンオンのアルファプロセッシングなどなど、直線位相を捨てたり帯域外の減衰特性をこだわらないものも出てきている、むしろ多いくらいなので、最終的には、設計者の好みなのでしょうね・・・


ちなみに、上の半分冗談の 「のびたテープ」は、
ジッタが無いデータなのにワウフラ音が入っている。 なのです。

実は、DJ用の±20%可変速付きCDをSPDIF接続してMDで録音できたので遊んだのですが、ピッチベントでそこそこの速さで速度変更しても、ちゃんと録音できるんです。
もちろんそのMDを再生すると、音は可変されています。 そのMD録音機にはASRCが搭載されていて、30k~50kくらいまでのデータを44.1kHzへとリアルタイムに変換しながら録音できたんですね。 当時のMDにはSRCを搭載しているものは多かったと思います。 44.1kHzでしか録音できないフォーマットですからね、MDって。 仕方なかったのでしょう。

たかじんさん。ご丁寧な回答ありがとうございました。

返答遅れていてすみません。改めて返答をまとめて書きますので、よろしくお願いします。

たかじんさん

改めて、Blogの過去ログをだいたい読ませていただきましたが始めて見るようなノウハウの話も多く紹介されていまして大変勉強になりましたことをはじめにお伝えしておきたいと思います。特にアナログ関係の技術とノウハウについてはまだまだ勉強が足りないなと思わせられる内容です。

また紹介いただいたAD1895の日本語資料はすごく丁寧に解説してあり、ASRCの動作について大分理解が深まりました。といってもかなり難易度の高い内容なので全ては理解できていませんが大まかに把握できたような気がしています。ですがこの部分の理解にかなり時間がかかってしまいました。

>ご紹介いただいた測定データは、DAIによるジッター発生の違いのように見えますね。
このご指摘はそのとおりだと思います。ただし私の認識としてはSPDIF信号は直接DACに接続できず、結局はDAIでのマスタークロックの取り出しにジッターを多く発生する伝送方式であり、DAI側でいかにクリーンなマスタークロックをSPDIFから取り出すかがDAI性能の一つの指標だったように思っていますので、DAI同士のジッター比較であってもそれなりに意義はあるのではないかと考えています。

>ASRC内蔵のCS8422は、素晴らしく優秀ですね。どういうアルゴリズムのASRCなのか、SPDIFの入力元にジッターが乗っている場合の応答はどうなのか知りたいです。
シーラスのデータシートにはアナログ・デバイセズほどの資料はないのでどのような処理を行っているのかまではわかりませんでした。特許関連を調べたらもしかしたら資料もあるのかもしれませんが、そこまでは調査していません。

>ジッターが乗っていない時に整数倍アップサンプリングすると、通常のデジフィルとどちらが有利か。ジッターが乗っている時にアップサンプリングすると、どちらが良いか。という話になってくると思います。
ジッター無しだと想定した場合ならば整数倍の同期アップサンプルのほうが劣化は少なそうです。ASRCは測定限界付近といってもわずかにデータは変わってしまいますし。実際に無ジッターなんて可能ならばASRC等ない方がいいはずですが、SPDIFからMCLKを取り出す際のジッターをなくすのはなかなか難易度が高そうです。

>極端な例えですが、1kHzトーンが入った48kHzサンプリングのデータを48kHzからスイープして96kHzまで上がるとします。
ASRCの場合どのサンプル周波数で入力した場合でも出力される信号周波数は入力信号の周波数と同一になるはずです。逆パターンですが、入力信号1kHz固定で出力サンプルレートを変更した場合についてAD1895データシートの11Pの図が出力サンプル周波数ごとの歪率を表しています。ほとんど歪はないと言っても良いレベルです。
ちなみに実際に入力サンプリング周波数をスイープさせた場合はAD1895のデータシートを見た限り内部処理の都合=最適フィルタの切り替えのため途中でミュート信号が入りそうです。

henさんへの返答への割り込みですみませんが、あわせて書きます。

>BCKなりMCKなり、ASRCを通すと、ASRCの2次側クロック精度までジッタは減りますね。
参考情報ですが、WM8741でのテストではBCKのジッタークリーンは全く効果がなくMCLKの時だけ効果があったそうです(測定結果は検索で見つけられます)。ES9018のような補正込みのDACを除くデルタシグマ型DACでは同じ結果になりそうに思います。

>データが元のものと変わってしまいます。 同期していないクロック間ですから、仕方ないのですが、同一サンプリング周波数でも徐々にタイミングがずれていきます。 
AD1895ではサンプル間を2^20-1個の補間によって最適な位置を推定していると記載がありました。タイミングがずれると言ってもその領域でのタイミング精度ということになりそうです。このズレの分データが変わることには違いがありませんが、計算上では-125.1dBであることが記載されておりますし、これよりもジッターが乗ったMCLKをDACに入力した場合のほうがもっと大きくデータが変わっているのは測定にも結果が現れています(J-testの結果で入力していない高調波が出現してしまうこと)

>タップ数64程度のFIRでは、さほど減衰が高いものは実現できないのは明白です。
AD1895の阻止帯域減衰量は-125dBですが、この数値はPCM1795(-98dB)より良い数値です。さすがにPCM1792(-130dB)には負けていますがいい線行ってます。なのでハイエンドDAC以外のオーバーサンプリングフィルタよりも阻止域は優秀ではないかと思います。

全てのASRCのFIR応答図が公開されていないのは謎ですが技術的に重要なノウハウが絡んでいるのかもしれませんね。一番単純な0.5fsのフィルタなら-125dBでも64タップで実現できると思いますが、問題なのは2^20もの補間をした後にフィルタリングする時です。この場合相当数の次数のフィルタが必要になるはずですが、説明によると0省略などでうまく演算量を減らしているらしいです。このあと更にリアルタイムでサンプル点を決めるなど、基本的な理屈はわかっても実装の難易度は恐ろしく高いように思います。

>データが多少変わってもジッタをリジェクションすることに執着すると、ASRC。
>ある程度ジッタを低減できればいいや = ジッタクリーナ。
>そもそもジッタの発生が少ないI2S接続。
>SPDIFでもジッターの影響を受けにくいESS社のDAC。
これはかなり妥当な線引きに感じました(えらそうですみません)。結局はどの手法も一長一短ではないかと思っています。

ただ自作では余り人気のないように見えるASRCですが、もう一つの長所は安定性もあると思います。ESSのLowest問題やジッタクリーナの同期時間のようなものがありません。即時応答、無ノイズ。自作なら別にどうでもいい部分ですけど気分的な問題ですね。

でも今だとAsynchronous USB伝送ならばクリーンなクロックでI2Sを生成することも容易なはずなので、自作ならば思い切ってSPDIFを排除してしまうほうが理想の結果が得られそうです。これならばDAC側のフィルタを自由に使うことも出来ますし、基板やIC数も減らせます。

>オーディオ用LANケーブル 1mで11万円とかいう広告をみるとがっくりきます。 
高いですね。私はもちろん買えないですし、買うこともないと思いますが、数百万円のオーディオセットを揃えている方が最後に購入するなら良いのではないかと思いますね。お金を沢山もっている人にどんどんお金を使ってもらわないと、なかなか庶民に還元されないように思うというのも理由です。

henさん

いつも各Blogのコメント欄で見て勉強させて頂いております。ご紹介の資料大変興味深いです。確かにサイトには「SRC4192は1kHzで0dBのジッタ減衰、AD1896は1kHzで100dBのジッタ減衰を持つ」とありますね。これはデータシートからは読み取れないのでBenchmark社による検証なのでしょうが、はじめてみる貴重な情報に感じました。

SRCのIC種別によってジッタ減衰性能が異なるというのは非常に大切な情報ですね。偶然選別したCS8422についてはJ-testの実測でジッターは減っているように見えますが、さらなる低周波領域のジッターについてはちゃんとした測定器にて比較してみないとなんとも言えない気がしてきました。しかしシーラスはそれなりによい仕事をしたのではないかと思います。

yohine さん

>AD1895の阻止帯域減衰量は-125dBですが、この数値はPCM1795(-98dB)より良い
条件が書いていないのと64タップということろからすると、若干数値マジックが隠されているのではと思います。 特性32をみると、肩がなだらかなスローロールオフなのは判りますね。 上の領域も伏せていますし、全て192kHzからダウンサンプリングするときのものです。 
製品メーカーもLSIメーカーも、不利になる情報はできるだけ出さず、マーケティングに有利な情報を押しますからね。 そうは言ってもTHDの最大が121dBくらいなのでとても優秀だと思います。


>これはかなり妥当な線引きに感じました(えらそうですみません)。結局はどの手法も一長一短ではないかと思っています。

おっしゃる通りです。 とても大雑把に書きました。 この中でビットパーフェクトを実現できないのはSRCだけです。 

以下は、私の数少ない見地・経験から得た教訓・信念です。 あくまでも個人的なものです。

デジタルボリュームにより、わずか0.5dBでもデジタル領域で減衰させた信号は、減衰させていない音に比べて輪郭などが曖昧になりフォーカスが甘くなる、優しい雰囲気に変わってしまうと思います。 デジタルボリュームは、SRCやOSDFより遥かに簡単な演算で、1回掛け算をするだけです。 F特も変化ありませんし、SRCのように歪が悪化(120dB以下と問題ない範囲としても)することもありません。
それでも、音に影響が無くはない。

結局のところ、設計者やユーザがどの部分に執着するか、こだわるかという違いだとは思います。 正解がひとつではない所が、オーディオの面白いところなのかもしれません。


>ESSのLowest問題やジッタクリーナの同期時間のようなものがありません。即時応答、無ノイズ。

ですね。 音が良いといわれても、プチってノイズが入るとか、曲の頭が欠けるとかそういうのは好ましくないと思います。 既にジッターが乗ってしまった環境としてはASRCでアップサンプリングをするというのが最善の策なのかもしれません。 DAC側の設定も、入力のfsに左右されなくなるので、実運用上でもメリットは沢山ありますね。


ちなみに、サンプリング周波数が徐々にシフトしていっても、ある程度の範囲であれば音は途切れなく変換できると思います。 44.1k:192kフィルタから48k:192kフィルタへと係数ROMを切り替える瞬間は途切れる可能性はありますね。
±20%の周波数シフトならば、恐らく大丈夫。 ピッチベントされた音が入った一定サンプリング周波数データへ変換できると思います。 

コメントを書く

(ウェブ上には掲載しません)

トラックバック

この記事のトラックバックURL:
http://app.cocolog-nifty.com/t/trackback/587107/58378446

この記事へのトラックバック一覧です: アップサンプリングの方法(3):

« アップサンプリングの方法(2) | トップページ | 製作例 更新 »

サイト内検索

Sponsors link

2018年5月
    1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 31    
無料ブログはココログ